3、RLC 串联电路,当C<1/L 时电路成容性( )。

A. 吸收容性无功;

B. 限制短路电流;

C. 改善线路电压;

D. 限制高次谐波。

A. 0.5~1.0 级;

B. 1.0~2.0 级;

C. 2.0~3.0 级;

D. 1.0~3.0 级。

A. 15%;

B. 10%;

C. 5%;

D. 20%。

A. 电流表;

B. 电压表;

C. 都不能;

D. 都能。